




ARQUITETURA 80386


PAGINAÇÃO

Prof. André Gustavo Adami

PARTICIONAMENTO DA MEMÓRIA


O particionamento da memória realizado pela unidade de segmentação é chamado de **particionamento de tamanho variável (ou particionamento dinâmico)**

Quando um processo é levado para a memória, ele recebe exatamente a quantidade de memória exigida, e nada mais



PARTICIONAMENTO DA MEMÓRIA

Partições desiguais de tamanho variável são ineficazes no uso da memória, pois criam espaços vazios que nem sempre atendem a demanda dos programas (“queijo suíço”)



E se o próximo processo necessitar de 8 MB de memória?


Este efeito é chamado de **fragmentação externa**, demandando realocação dos segmentos para que produza o espaço de memória contíguo necessário para alocação do programa

PARTICIONAMENTO DA MEMÓRIA

Uma outra solução é utilizar partições de tamanho igual (i.e., **particionamento fixo**)

Entretanto, os pedaços de um programa podem requerer muito menos espaço de memória do que o tamanho fixo da partição, desperdiçando espaço de memória

Este efeito é chamado de **fragmentação interna**




PARTICIONAMENTO DA MEMÓRIA - SOLUÇÃO

Dividir a memória em pedaços iguais de tamanho fixo mas que sejam relativamente pequenos (fragmentação interna pequena)

- SO mantém uma tabela para cada processo

Dividir cada processo em pequenos pedaços de tamanho fixo pequeno



PAGINAÇÃO


Memória é particionada em pedaços iguais de tamanho fixo que sejam relativamente pequenos

- Pedaços são chamados de páginas
- 386 implementa páginas de 4 KB, mas existem arquiteturas que permitem páginas de 8 KB até 4 MB

O mecanismo de paginação utiliza o disco como memória temporária para as páginas que não são utilizadas

I80386 - PAGINAÇÃO


Paginação é ativada quando o bit PG=1 no registrador de controle CR0



A unidade de paginação executa a tradução do endereço linear (32 bits) em um endereço físico

PAGINAÇÃO


A página é definida através de tabelas indexadas pelo próprio **endereço virtual**



PAGINAÇÃO NO I80386

Na arquitetura x86, o processo de tradução de um endereço lógico em um endereço físico é realizado em duas etapas


1. Tradução do endereço lógico em um endereço linear (unidade de segmentação)
2. Tradução do endereço linear em físico (unidade de paginação)



PAGINAÇÃO NO I80386

A tradução do endereço linear em um endereço físico é feita através de um mapeamento em dois níveis

- Diretório de Páginas (*Page Directory*)
- Tabela de Páginas (*Page Table*)




PAGINAÇÃO NO I80386 – DIRETÓRIO DE PÁGINAS

Divide memória linear de 4GB em 1024 grupos de páginas de 4MB

Possui **no máximo** 1024 entradas (grupos de páginas)

Pode usar diretório de página para todos os processos, um por processo ou mistura



O endereço do diretório de páginas encontra-se no registrador **CR3** (32 bits)

PAGINAÇÃO NO I80386 – DIRETÓRIO DE PÁGINAS

Entrada no diretório de página


31	...	12	11	...	9	8	7	6	5	4	3	2	1	0
Endereço da tabela de páginas			DISP			0	0	D	A	0	0	U/S	R/W	P

- **DISP** – para uso pelo sistema operacional
- **D** (“Dirty”) – página modificada (1) ou não (0)
- **A** – página Acessada (1) ou não (0)
- **U/S** – página com privilégios de usuário (1) ou de supervisor (0)
- **R/W** – página read-only (0) ou read-write (1)
- **P** – página Presente na memória (1) ou não (0)

PAGINAÇÃO NO I80386 – TABELA DE PÁGINAS

Cada área de 4MB possui uma tabela de páginas, onde reside o **endereço físico da página**

Cada tabela de páginas aponta para **1024 páginas de 4 KB** cada




Possui a mesma entrada que a tabela de diretório de página

31	...	12	11	...	9	8	7	6	5	4	3	2	1	0
Endereço físico da página			DISP			0	0	D	A	0	0	U/S	R/W	P

PAGINAÇÃO NO I80386 – PROCESSO DE TRADUÇÃO

1. Utilizando os 10 bits mais significativos do **endereço linear**, busca-se a entrada no diretório de páginas (deve-se multiplicar por 4 para estimar o deslocamento a partir do endereço inicial do diretório em CR3)
2. A partir da entrada do diretório de página encontrada na etapa anterior, usa-se o campo de endereço de 20 bits para determinar o endereço base da tabela de páginas (os 12 bits menos significativos são 0)
3. Utilizando os próximos 10 bits do endereço linear (bits 12 a 21), busca-se a entrada na tabela de páginas (deve-se multiplicar por 4 para estimar o deslocamento a partir do endereço inicial da tabela de páginas)
4. A partir da entrada da tabela de página encontrada na etapa anterior, usa-se o campo de endereço de 20 bits para determinar o endereço físico da base da página (os 12 bits menos significativos são 0)
5. O endereço base da página é somado ao deslocamento do endereço linear (12 bits menos significativos)



PAGINAÇÃO NO I80386

Uma exceção 14, “falha de página”, é gerada quando a página não existe


- A página é carregada por um tratador (“swapping in”) ao ativar o bit P
- O tratador sabe que endereço através do registrador CR2 (32 bits)
- Quando não houver disponibilidade de página, a página menos utilizada (bits D, A e do sistema) é gravada em disco (“swapping out”) para dar espaço a nova página

PAGINAÇÃO NO I80386

Cada referência à memória virtual causa três acessos à memória física

1. Buscar entrada da tabela de diretório de páginas
2. Buscar entrada da tabela de páginas
3. Buscar dado

Para minimizar acessos à memória principal, o 80386 possui uma memória cache, chamada **Translation Lookaside Buffer (TLB)**, que armazena o endereço físico das últimas 32 páginas acessadas




PAGINAÇÃO NO I80386: TLB + CACHE

O endereço virtual fornece os bits para identificar o endereço base da página na memória e o respectivo deslocamento

Estes bits são utilizados para buscar na TLB o endereço-base da página

Se estiver presente na TLB, o endereço base da página é produzido

O endereço físico é produzido somando o endereço encontrado na TLB e o deslocamento do endereço virtual




PAGINAÇÃO NO I80386: TLB

Alguns números sobre a TLB

- 16 a 512 entradas (mapeamento **totalmente associativo** / associativo por conjunto)
- Existem TLB para instruções e para dados (iTLB e dTLB)
- Blocos de 4 a 8 bytes (1 ou 2 entradas da tabela de páginas)
- Tempo de acerto: 0,5 a 1 ciclo de clock
- Penalidade de falha: 10 a 100 ciclos de clock
- Taxa de falhas: 0,01% a 1%


MEMÓRIA CACHE: PROCESSADORES

K8 core no CPU AMD Athlon 64





cnMIPS64 CPU Pipeline

32KB 4-way associative L1 Instruction cache



MEMÓRIA CACHE: PROCESSADORES



PAGINAÇÃO NO I80386

Vantagens

- Tamanho da página múltiplo do setor do disco otimiza o acesso
- Não há fragmentação externa pelo tamanho fixo das páginas
- Grandes porções de memórias podem ser alocadas de forma não contígua
- Transparente ao programador
- Facilita o compartilhamento de memória (tabelas de páginas de programas diferentes apontando para a mesma página)

Desvantagens

- Pode ocorrer fragmentação interna (objeto um pouco maior que o tamanho da página)
- Mais lenta devido a tradução de endereços em cada acesso

PAGINAÇÃO X SEGMENTAÇÃO

Consideração	Paginação	Segmentação
O programador precisa estar ciente dela?	Não	Sim
Quantos espaços de endereços lineares há?	1	Muitos
O espaço de endereço virtual pode ser maior do que o tamanho da memória?	Sim	Sim
Tabelas de tamanhos variáveis podem ser manipuladas com facilidade?	Não	Sim
Por que a técnica foi inventada?	Para simular memórias grandes	Para fornecer vários espaços de endereço

SEGMENTAÇÃO PAGINADA

Os principais Sistemas Operacionais modernos implementam a técnica de gerenciamento de memória de segmentação paginada

